Home » VHDL
Category Archives: VHDL
Modelarea și proiectarea sintetizatoarelor de frecvență complet digitale
Rezultatele activitaților de cercetare au fost sintetizate în cartea de cercetare „Modelarea și proiectarea sintetizatoarelor de frecvență complet digitale”: elborată de membri echipei de implementare, publicat la Editura Casa Carții de Știință, Cluj Napoca, ISBN 978-606-17-1411-7.
Conferința ISETC 2018
Verginia-Iulia-Maria Chereja a participat la conferința International Symposium on Electronics and Telecommunications 2018 organizat în Timișoara între 7-9 Noiembrie 2018. A prezentat lucrarea „Power Dissipation Estimation of CMOS Digital Circuits at the Gate Level in VHDL” elaborat de Verginia-Iulia-Maria Chereja, Adriana-Ioana Potarniche, Sergiu-Alex Ranga, Botond Sandor Kirei și Marina Dana Țopa.
Conferința ELMAR 2018
Sergiu-Alex Ranga a participat la conferința 60TH INTERNATIONAL SYMPOSIUM ELMAR-2018 organizat în Zadar, Croația între 16-19 Septembrie 2018. A prezentat lucrarea „An Equivalent Circuit for Flying-Adder Frequency Synthesizer and Its VHDL Implementation” elaborat de Sergiu-Alex Ranga, Botond Sandor Kirei și Marina Dana Țopa.