Verginia-Iulia-Maria Chereja a participat la conferința International Symposium on Electronics and Telecommunications 2018 organizat în Timișoara între 7-9 Noiembrie 2018. A prezentat lucrarea „Power Dissipation Estimation of CMOS Digital Circuits at the Gate Level in VHDL” elaborat de Verginia-Iulia-Maria Chereja, Adriana-Ioana Potarniche, Sergiu-Alex Ranga, Botond Sandor Kirei și Marina Dana Țopa.